混合存算一体如何缓解内存墙

大模型推理对算力的争夺，往往被简化为峰值算力指标的比较，但真正卡住效率的环节常常不在计算单元本身。通芯智能在其首款AGI推理芯片中明确采用混合存算一体方向，指向的正是这个更底层的矛盾：数据在存储与计算单元之间往返的功耗与时间开销，经常超过实际计算耗时。这就是通常所说的“内存墙”。存算一体试图缓解它，而“混合”二字决定了这条路线在通用性与工程可行性之间的取舍。

要理解混合存算一体的价值，先要看清内存墙的成因。传统架构下，存储与计算分离，计算单元执行每一步都要从存储层次取数。模型越大、访存越密集，等待数据搬运的时间占比就越高。推理过程中的权重读取、激活值传递，大量属于“搬过来算一下就走”的模式，带宽和功耗都在为搬运付费。这也是为什么单纯堆算力未必带来等比例吞吐提升。

存算一体的基本思路是把计算向存储端靠近，减少无效搬运。业界讨论较多的形态包括近存计算和存内计算：前者把计算单元放在存储旁，缩短数据路径；后者更进一步，尝试在存储阵列内完成部分运算。但纯存内计算通常更适合规则、密集的特定运算，对编程范式、精度和通用性要求妥协较大。所谓“混合”，并不追求把运算全部塞进存储阵列，而是按任务的需求搭配不同的存储与计算方式，让适合的负载留在合适的位置上，把最重的搬运负担切掉一部分。这种分层配合更接近可落地的工程方案。

混合存算一体真正的难点不在概念，而在耦合。定制存储单元与计算单元需要紧密配合，才能让数据通路和调度逻辑成立；这会牵动EDA工具链的适配、良率控制以及可编程性设计。硬件之外，软件栈也承担关键角色：编译器能否识别模型中哪些计算适合驻留、哪些必须回退到常规通路，直接决定收益能否兑现。换句话说，混合存算一体是一个架构、工具链与软件协同的问题，不是换一种存储器件就能一劳永逸。

因此判断这类设计是否缓解了内存墙，不能只看概念描述。更可靠的观察点是：在真实模型推理链路中，数据搬运的频次和量级是否明显下降；访存密集的算子能否被有效映射到近端计算单元；工具链和编程模型是否允许开发者以可接受的成本完成迁移。通芯智能目前披露的是架构方向以及FPGA原型验证计划，原型阶段验证逻辑功能与架构思路，其吞吐结果对于量产芯片的功耗、面积和频率表现只能作为参考，不等于最终性能指标。混合存算一体是一条有明确针对性的工程路径，但它的收益要等到流片与软件栈成熟后才能被客观计量，而非由架构名词本身担保。